March 05, 2006
PowerWise™ Interface (PWI) 2.0
美國國家半導體 (National Semiconductor，NS) 與 ARM 共同宣佈，PowerWise Interface 2.0 標準已正式制定完畢，相關新聞稿可參考 [PWI Standard]。PWI 2.0 規範可 [在此取得] (PDF format)，其概念示意下圖：
PWI 簡單來說，是種 2-wire 的 serial bus，可將 SoC 與 PMIC 連接。能源的耗損包含 active 與 static 兩方面，透過 PMIC，可使用 DVS、AVS、DBB、或 DTS，以及 ABB 或 ATS 等技巧，來達到進階能源管理。
從上圖 (簡化模型) 可以發現：一個 SoC 伴隨一個 PWI master、一個 PMIC 伴隨一個 PWI slave，以及 2-wire PWI 連結 PWI master 與 slave。PMIC 提供電壓給 SoC，而 votage level 則由 PMIC 決定，並可透過從 PWI master 到 PWI slave 之間的指令傳遞完成調整。這個架構可以擴充為，兩個獨立的 SoC 伴隨兩個 PWI master，允許最多到 16 個 PWI slaves。
新聞稿也提到：
-
NS及ARM將於2006年第二季推出符合PWI 2.0介面標準的內建式功率控制器，這項專利技術可支援ARM的智慧型能源管理員(Intelligent Energy Manager)技術，後者內含ARM Artisan Physical IP、AMBA 3 AXI互連線路以及IEM軟/硬體。NS並將於2006年下半年推出多款符合PWI 2.0介面標準的外置電源管理IC。
迴響